業(yè)界普遍認為，SiC MOSFET大規模替代的硅基IGBT的臨界點(diǎn)是價(jià)差縮小至2.5倍以下，而實(shí)現這一預期的關(guān)鍵在于降低SiC襯底成本，而高質(zhì)量、大直徑的8英寸SiC襯底片是降低SiC MOSFET器件成本的有效途徑。

截止目前，全球已有26家企業(yè)實(shí)現了8吋SiC單晶生長(cháng)的研發(fā)突破，其中包括16家中國企業(yè)。然而8吋SiC晶體的批量生產(chǎn)難度較大，還有眾多技術(shù)難題需要克服，直徑從6英寸增加到8英寸，除了缺陷會(huì )增多外，襯底電阻率的不均勻性也是一大難題。

根據山東大學(xué)的說(shuō)法，碳化硅企業(yè)通常是通過(guò)PVT法在4°偏角籽晶上生長(cháng)8英寸N型4H-SiC單晶。電阻率測繪評估結果顯示，標準的6英寸襯底片電阻率不均勻性通常為1.2%，而常見(jiàn)的8英寸SiC襯底片的電阻率不均勻性則高達4.8%。 

而最近，山東大學(xué)和南砂晶圓團隊宣布，他們實(shí)現了8吋SiC單晶生長(cháng)技術(shù)新的突破，其電阻率不均勻性已接近6英寸襯底。

根據該團隊于1月17日發(fā)布在國際期刊上的最新文獻，8英寸SiC晶體電阻率不均勻現象產(chǎn)生的原因是：隨著(zhù)SiC晶體直徑的增加，熱場(chǎng)的不連續性會(huì )導致形成小面（facet）。由于小面效應，從而導致小面區域的氮摻雜濃度高于其他區域。

而他們通過(guò)調整生長(cháng)條件優(yōu)化熱場(chǎng)，獲得了近乎平坦且微凸的8英寸SiC晶體生長(cháng)界面。所生長(cháng)的8英寸SiC襯底片電阻率均勻性顯著(zhù)改善，不均勻性降低至1.6%，相較于之前的4.8%約降低了66.66%，與標準6英寸襯底片非常接近。 

電阻率均勻性是用于功率器件的4H-SiC襯底的關(guān)鍵參數。4H-SiC襯底不均勻性較大時(shí)，在制造器件時(shí)會(huì )導致垂直SiC功率器件的導通電阻發(fā)生變化。由于氮摻雜濃度的不均勻性而引起的襯底電阻率的不均勻性，也會(huì )導致襯底與外延層之間存在較大的失配，從而導致外延層中引入失配位錯。因此，為了確保功率器件的高性能，必須獲得表面電阻率均勻徑向分布的導電襯底。

值得注意的是，8英寸導電SiC的電阻率受生長(cháng)過(guò)程中溫度的影響，在較高溫度下，氮摻雜量顯著(zhù)減少，從而會(huì )導致SiC的電阻增加。晶體生長(cháng)表面的徑向溫度梯度會(huì )導致晶體邊緣的氮摻雜量比中心低，電阻率比中心高。而且隨著(zhù)晶體直徑的增大，徑向溫度梯度增大，這使得氮摻雜和電阻率不均勻的問(wèn)題更加明顯。因此，在8英寸N型SiC量產(chǎn)中實(shí)現均勻的電阻率是一個(gè)需要解決的重大挑戰。

為了成功克服生長(cháng)8英寸N型SiC晶體的挑戰，必須精確控制物理環(huán)境，特別是熱場(chǎng)。此外，必須仔細設計和優(yōu)化晶體生長(cháng)坩堝，并建立適當的生長(cháng)工藝參數，以獲得高質(zhì)量的晶體。 

該團隊在文獻中表示，他們借助VR-PVT軟件獲得的熱場(chǎng)模擬結果，對組裝結構進(jìn)行優(yōu)化，成功生長(cháng)出表面幾乎平坦、只有小面的8英寸SiC單晶。

值得注意的是，幾乎平坦的微凸表面降低了非表面區域的臺階高度，從而減少了雜質(zhì)進(jìn)入這些區域，導致載流子濃度增加并改善了晶體的電阻率均勻性。

測試結果表明，他們的8英寸SiC襯底片電阻率均勻性良好，最大電阻率為0.02187 Ω-cm，最小電阻率為0.02069 Ω-cm。電阻率變化僅為1.61%，分布更加均勻，滿(mǎn)足0.015~0.025Ω-cm的行業(yè)要求。這些結果表明，晶體不同區域的電阻率沒(méi)有顯著(zhù)變化，表現出良好的整體電阻率均勻性。